**一句话结论：CoWoS（Chip-on-Wafer-on-Substrate）是台积电的 2.5D 先进封装系列——用一块硅中介层把 GPU 裸片和 HBM 内存并排放进同一个封装。**它不改变晶体管制程，却决定了 AI 芯片「能不能贴出来、一个月能贴多少块」：2023 年以来，先进封装产能与 HBM 供应一起，成为 AI 加速卡实际出货的两大卡点。看懂 CoWoS，就读懂了每一条「英伟达下季度出货指引」背后的约束条件。
先看问题：单颗裸片有物理上限，但 appetite 没有制约它
芯片设计者面对两堵墙：
第一堵：光刻棚格极限（reticle limit）。光刻机一次曝光能覆盖的最大面积约 860mm²——这就是单颗裸片的物理尺寸天花板。可是 AI 芯片的胃口越来越大：更多计算单元、更大的缓存、再挂上一圈 HBM。单颗 die 装不下，就要把多颗 die 和 HBM 堆叠放进同一个封装，让它们以远高于 PCB 的密度互联——本站《一篇读懂 HBM》讲过，HBM 与 GPU 的距离要缩到毫米级，靠的正是这类封装。
**第二堵：有机基板的走线密度不够。**传统封装基板（就是芯片底下那块绿色板子）的走线宽度和间距是毫米级的，几百上千条超高速数据通道挤不进去。GPU 与 8 个 HBM 堆叠之间的连接数以万计，需要一块「走线密度接近芯片」的转接板——硅中介层（silicon interposer）。CoWoS 的「中间的 Wafer」指的就是它：先在一整片晶圆上做出带 TSV 的中介层，把芯片和 HBM 贴上去，再切下来装到基板上——Chip on Wafer on Substrate，名字就是工序。
flowchart TB
subgraph 封装体
GPU[GPU 裸片] --- INT
H1[HBM 堆叠 ×N] --- INT[硅中介层 / RDL<br>上万条高速走线]
end
INT --- SUB[有机基板] --- PCB[PCB 主板]
三个变体：S、R、L 的分工
| 变体 | 中介层材料 | 面积上限 | 定位 |
|---|---|---|---|
| CoWoS-S | 整片硅中介层 | 最高约 3.3 倍棚格（~2700mm²） | 第一代，互联密度最高，成本也最高 |
| CoWoS-R | 有机 RDL 转接层 | 尺寸更易扩展 | 用走线层替代整块硅，优化成本，密度低一档 |
| CoWoS-L | 有机基板上嵌局部硅桥（LSI） | 现约 3.5 倍棚格，路线图到约 9 倍（2027） | 硅只用在「刀刃」上，模块化扩展面积 |
（规格来自台积电 3DFabric 官方资料，截至 2026-10-08。）
三者的关系是一部「绕开光刻棚格极限」的进化史：S 把整块硅当画布，画布本身受光刻限制；R 换便宜材料换面积；L 更精妙——只在 die 与 die 之间需要超高密度的局部放硅桥，其余用有机材料，面积可以像搭积木一样往外扩。面积就是一切：能封装的裸片与 HBM 总面积，直接决定单卡能塞进多少算力与带宽。
案例：Blackwell 把它推到极限
NVIDIA B200 用了两颗贴近棚格极限（各约 860mm² 级）的 Blackwell 计算裸片，再挂 8 个 HBM3E 堆叠——整个封装面积冲到 3.3 倍棚格以上，正好踩过 CoWoS-S 的天花板。这就是这一代转用 CoWoS-L 的直接原因：不是 L「更快」，而是 S 贴不下。下一代 Rubin 平台计划支持更多 HBM4 堆叠（12 层以上），对封装面积的需求只增不减（厂商路线图口径，截至 2026-10-08）。
产能经济学：为什么这项工序成了「卡点」
- 扩产慢：前道制程扩产买光刻机就行，先进封装的瓶颈是中介层产能、洁净间面积、TSV 与键合工艺的良率爬坡——每一步都慢。行业口径显示 CoWoS 月产能大约按年翻倍：2023 年约 1 万片以内，2025 年已到 7 万片上下，2026 年计划冲 12 万片以上（第三方行业口径，非台积电官方逐季数字）。
- 被吃空：2025 年英伟达、AMD、博通等 AI 芯片设计方合计消耗了全球 CoWoS 产能与 HBM 供应的约九成（行业分析口径），台积电的 CoWoS 产能连续数年「售罄」。英伟达一家的 2026 年 CoWoS 晶圆需求预计就达数十万片量级，仍紧贴供给上限。
- 每张卡都要：CoWoS 不是一个可选的高端选项——当前每一块旗舰 AI 加速卡（NVIDIA H/B 系列、AMD MI300 系）都长在 CoWoS 类封装上。封装产能 × HBM 供应，这两个「非制程」变量一起构成了 AI 算力的真实供给侧。
争议与边界
- 竞争格局：Intel 的 EMIB（局部硅桥思路与 CoWoS-L 相似）与 Foveros（3D 堆叠）是技术上的正面对手；Amkor 等 OSAT 封测厂也在承接外溢订单。但高端 AI 芯片的 2.5D 封装目前仍高度集中于台积电。
- 路线之争：3D 堆叠（SoIC 类，芯片叠芯片）继续提升密度，但散热问题更尖锐；CoWoS-L 的「大面积 + 局部硅桥」是当前性价比与风险的平衡点。业内共识是 2.5D 会长期存在，分歧在 3D 渗透的速度（截至 2026-10 的行业动向）。
小结
CoWoS 的故事一句话概括：**计算靠制程，带宽靠 HBM，把两者装到一起靠封装——而最后一环恰恰是过去最不起眼、如今最稀缺的。**下次看到「某 AI 芯片产能受限」的新闻，先别盯制程节点，问一句：CoWoS 和 HBM 到货了吗？
参考资料
- TSMC 3DFabric 官方页：CoWoS 家族规格（CoWoS-S 3.3 倍棚格上限、S/R/L 分工，Tier 1）
- TSMC ISSUE：CoWoS 与 SoIC 先进封装技术文章（官方技术期刊）
- SemiWiki / Epoch AI：CoWoS 产能轨迹与 AI 需求估算（2025-2026，第三方行业口径）
- Chipstrat：Intel EMIB vs TSMC CoWoS——棚格极限驱动的封装演进（技术分析）
读者留言
COMMENTS 暂无还没有留言，来说第一句？